Національний технічний університет України
«Київський політехнічний інститут імені Ігоря Сікорського»
Факультет інформатики та обчислювальної техніки
Кафедра обчислювальної техніки

Комп’ютерна схемотехніка
Лабораторна робота №6

# «ПРИСТРОЇ ДЛЯ ПЕРЕТВОРЕННЯ ЧИСЕЛ. ТИПОВІ ВУЗЛИ КОМП’ЮТЕРА»

Виконав:
Студент 2-го курсу ФІОТ
групи ІО-45
Бондарчук М. О.
Номер у списку групи: 2
Перевірив:
Нікольський С. С.

Київ – 2026

## Ціль роботи:

Створити проект, який описує роботу повного чотирирозрядного суматора.

## Хід роботи:

$4502_{10}$= **1000110010110**$_2$

| h1, h2, h3 | Розрядність суматора |
|---|---|
| 011 | 5 |

## Код, який приведено в методичних матеріалах












## Компіляція

```
# Compile of ref_sum.v was successful.
# Compile of my_sum.v was successful.
# Compile of test_sum.v was successful.
# Compile of bitsum.v was successful with warnings.
# 4 compiles, 0 failed with no errors.
```

## Часові діаграми




## Аналіз результатів

Ain_r, Bin_r — значення, які задаються вручну у testbench

Ain, Bin — це ж саме, просто через assign

Ci_r, Ci — вхід переносу

## Самостійна робота

Потрібно розробити суматор пятирозрядний суматор

Код базового пристрою (adder_5bit.v)

D:/model/lab6Bondarchuk/adder_5bit.v (/tb_adder_5bit/dut) - Default *

```
module adder_5bit (
    input [4:0] a,       // 1st 5-bit addend
    input [4:0] b,       // 2nd 5-bit addend
    input cin,           // Carry-in
    output [4:0] sum,    // 5-bit sum
    output cout          // Carry-out
);
    // Perform addition. Concatenation {cout, sum} forms a 6-bit result
    assign {cout, sum} = a + b + cin;
endmodule
```

Test-bench рівень (tb_adder_5bit.v)

```
module tb_adder_5bit;

    // Signal declarations to connect to the adder
    reg [4:0] a;
    reg [4:0] b;
    reg cin;
    wire [4:0] sum;
    wire cout;

    // Signals for the Reference model
    reg [5:0] expected_result;
    wire [5:0] actual_result;

    // Combine adder outputs for convenient comparison
    assign actual_result = {cout, sum};

    // Device Under Test (DUT) instantiation
    adder_5bit dut (
        .a(a),
        .b(b),
        .cin(cin),
        .sum(sum),
        .cout(cout)
    );

    // Simulation block (Stimulus and Reference model)
    initial begin
        $display("Starting 5-bit adder simulation");
        $display("A \t B \t Cin \t| Sum \t Cout \t| Expected \t| Status");
        $display("-----------------------------------------------------------------------");

        // Generation of 20 random test vectors (Stimulus)
        repeat (20) begin
```

```
        // 1. STIMULUS: Applying input values
        a = $urandom_range(0, 31);   // Random number from 0 to 31 (5 bits)
        b = $urandom_range(0, 31);
        cin = $urandom_range(0, 1);  // Random carry-in (0 or 1)

        // Time delay for signal stabilization (propagation through logic)
        #10;

        // 2. REFERENCE MODEL: Calculating the expected result using a math function
        expected_result = a + b + cin;

        // 3. CHECK AND ANALYSIS: Comparing the device result with the reference model
        if (actual_result == expected_result) begin
            $display("%d \t %d \t %d \t| %d \t %d \t| %d \t\t| PASS", a, b, cin, sum, cout, expected_result);
        end else begin
            $display("%d \t %d \t %d \t| %d \t %d \t| %d \t\t| FAIL", a, b, cin, sum, cout, expected_result);
        end
    end

    $display("----------------------------------------------------------------------");
    $display("Simulation finished.");
    $finish; // Stop simulation
end

endmodule
```

## Компіляція

```
# End time: 14:09:54 on Mar 21,2026, Elapsed time: 0:00:46
# Errors: 0, Warnings: 1
# Compile of adder_5bit.v was successful.
# Compile of tb_adder_5bit.v was successful.
```

## Часові діаграми



## Аналіз результатів

| A | B | Cin | Sum | Cout | Expected | Status |
|---|---|---|---|---|---|---|
| 7 | 28 | 0 | 3 | 1 | 35 | PASS |
| 28 | 8 | 1 | 5 | 1 | 37 | PASS |
| 22 | 4 | 0 | 26 | 0 | 26 | PASS |
| 25 | 24 | 1 | 18 | 1 | 50 | PASS |
| 17 | 2 | 0 | 19 | 0 | 19 | PASS |
| 5 | 30 | 0 | 3 | 1 | 35 | PASS |
| 16 | 23 | 0 | 7 | 1 | 39 | PASS |
| 3 | 6 | 0 | 9 | 0 | 9 | PASS |
| 13 | 28 | 1 | 10 | 1 | 42 | PASS |
| 18 | 23 | 1 | 10 | 1 | 42 | PASS |
| 30 | 12 | 0 | 10 | 1 | 42 | PASS |
| 4 | 30 | 1 | 3 | 1 | 35 | PASS |
| 18 | 27 | 0 | 13 | 1 | 45 | PASS |
| 13 | 17 | 0 | 30 | 0 | 30 | PASS |
| 25 | 0 | 0 | 25 | 0 | 25 | PASS |
| 12 | 1 | 0 | 13 | 0 | 13 | PASS |
| 15 | 21 | 0 | 4 | 1 | 36 | PASS |
| 15 | 17 | 1 | 1 | 1 | 33 | PASS |
| 8 | 23 | 1 | 0 | 1 | 32 | PASS |
| 1 | 21 | 0 | 22 | 0 | 22 | PASS |

***Висновок***

У ході виконання роботи було успішно спроектовано 5-розрядний двійковий суматор та розроблено спеціалізоване тестове середовище (Test-bench) мовою опису апаратури Verilog. Для автоматизованої верифікації пристрою (DUT) було реалізовано генератор вхідних параметрів (Stimulus), який формував псевдовипадкові тестові вектори, та еталонну математичну модель (Reference model).

Аналіз результатів RTL-симуляції та часових діаграм підтвердив повну ідентичність роботи апаратної логіки та еталонної функції. Суматор коректно виконує додавання з урахуванням вхідного переносу (Cin), а також безпомилково обробляє ситуації переповнення 5-розрядної сітки, формуючи правильний сигнал вихідного переносу (Cout). Усі тестові ітерації пройшли успішно (статус PASS), що свідчить про синтаксичну та логічну правильність розробленого коду проекту.